520.37546x00

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s):

K. TORII, et al

Serial No.:

Filed:

September 7, 1999

Title:

SEMICONDUCTOR DEVICE AND ITS FABRICATION

METHOD

LETTER CLAIMING RIGHT OF PRIORITY

Honorable Commissioner of Patents and Trademarks Washington, D.C. 20231 September 7, 1999

Sir:

Under the provisions of 35 USC 119 and 37 CFR 1.55, the applicant(s) hereby claim(s) the right of priority based on Japanese Patent Application No.(s) 10-256287 filed September 10, 1998.

A certified copy of said Japanese Application is attached.

Respectfully submitted,

ANTONELLI, TERRY, STOUT & KRAUS, LLP

Gregory E. Montone

Registration No. 28,141

GEM/nac Attachment

日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

1998年 9月10日

出 願 番 号 Application Number:

平成10年特許願第256287号

出 願 人 Applicant (s):

株式会社日立製作所

1999年 8月 9日

特許庁長官 Commissioner, Patent Office 保佑山建門

特平10-256287

【書類名】 特許願

【整理番号】 H98016771A

【提出日】 平成10年 9月10日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 27/10

【発明の名称】 半導体装置及びその製造方法

【請求項の数】 28

【発明者】

【住所又は居所】 東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

【氏名】 鳥居 和功

【発明者】

【住所又は居所】 東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

【氏名】 三木 浩史

【発明者】

【住所又は居所】 東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

【氏名】 藤崎 芳久

【特許出願人】

【識別番号】 000005108

【氏名又は名称】 株式会社日立製作所

【代理人】

【識別番号】 100068504

【弁理士】

【氏名又は名称】 小川 勝男

【電話番号】 03-3212-1111

【手数料の表示】

【予納台帳番号】 013088

特平10-256287

21,000円

【納付金額】

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】

トランジスタが設けられた基板上に形成された、開口部を有する絶縁膜と、前記開口部内に形成された導電膜と、

前記導電膜上に形成された、第1の電極、高強誘電体膜、第2の電極からなる キャパシタを有する半導体装置において、

前記高強誘電体膜は、鉛、バリウム、ビスマスから選ばれた少なくとも一つの 元素を含有し、かつ前記第1の電極上から前記絶縁膜上に形成され、

前記層間絶縁膜と前記高強誘電体膜との間には反応防止膜が設けられ、

前記導電膜と前記第1の電極との間には拡散防止膜が設けられ、前記拡散防止 膜の側面は前記高強誘電体膜と接しておらず、

前記第1の電極の側面が前記高強誘電体膜と接して設けられていることを特徴とする半導体装置。

【請求項2】

前記高強誘電体膜は、チタン酸ジルコン酸鉛、チタン酸鉛、チタン酸ジルコニウム酸バリウム鉛、ニオブ酸バリウム鉛、タンタル酸ストロンチウムビスマス、チタン酸ビスマス、チタン酸ジルコニウム酸バリウムストロンチウムの何れかであることを特徴とする請求項1記載の半導体装置。

【請求項3】

当該反応防止層が酸化チタン、アルミナ、または、ビスマスシリケイトの何れ かであることを特徴とする請求項1記載の半導体装置。

【請求項4】

前記拡散防止膜は、Ti、Ta、TiN、 $Al_xTi_{1-x}N$ 、WNの何れか、またはこれらを積層した膜であることを特徴とする請求項1記載の半導体装置。

【請求項5】

請求項1乃至4何れかに記載の半導体装置を基本単位とするダイナミックラン ダムアクセスメモリ。

【請求項6】

請求項1乃至4何れかに記載の半導体装置を基本単位とする不揮発性メモリ。

【請求項7】

トランジスタが形成された基板と、

前記基板上に形成された、開口部を有する絶縁膜と、

前記開口部内に形成された導電膜と、

前記導電膜上に形成された、第1の電極、高強誘電体膜、第2の電極からなる キャパシタを有する半導体装置において、

前記高強誘電体膜は、鉛、バリウム、ビスマスから選ばれた少なくとも一つの 元素を含有し、かつ前記第1の電極の上面、側面、前記絶縁膜上に形成され、

前記層間絶縁膜と前記高強誘電体膜との間には反応防止膜が設けられ、

前記導電膜と前記第1の電極との間で、かつ前記反応防止膜の開口部内に拡散 防止膜が設けられていることを特徴とする半導体装置。

【請求項8】

前記拡散防止膜の側面と前記高強誘電体膜は接していないことを特徴とする請求項7記載の半導体装置。

【請求項9】

前記高強誘電体膜は、チタン酸ジルコン酸鉛、チタン酸鉛、チタン酸ジルコニウム酸バリウム鉛、ニオブ酸バリウム鉛、タンタル酸ストロンチウムビスマス、チタン酸ビスマス、チタン酸ジルコニウム酸バリウムストロンチウムの何れかであることを特徴とする請求項7記載の半導体装置。

【請求項10】

当該反応防止層が酸化チタン、アルミナ、または、ビスマスシリケイトの何れ かであることを特徴とする請求項7記載の半導体装置。

【請求項11】

前記拡散防止膜は、Ti、Ta、TiN、 $Al_xTi_{1-x}N$ 、 WNの何れか、またはこれらを積層した膜であることを特徴とする請求項7記載の半導体装置。

【請求項12】

請求項7乃至11何れかに記載の半導体装置を基本単位とするダイナミックラ

ンダムアクセスメモリ。

【請求項13】

請求項7乃至11何れかに記載の半導体装置を基本単位とする不揮発性メモリ

【請求項14】

トランジスタを有する基板と、

前記基板上に形成された、開口部を有する絶縁膜と、

前記開口部内に設けられ、前記トランジスタと接続される拡散防止膜と、

前記絶縁膜上に設けられた反応防止膜と、

前記拡散防止膜と電気的に導通する第1の電極と、

前記第1の電極上に設けられ、鉛、バリウム、ビスマスのうち少なくとも一つ の元素を含有する高強誘電体膜と、

前記高強誘電体膜上に設けられた第2の電極とを有することを特徴とする半導体装置。

【請求項15】

前記高強誘電体膜は、前記第1の電極の上面及び側面にかけて形成されている ことを特徴とする請求項14記載の半導体装置。

【請求項16】

前記高強誘電体膜は、チタン酸ジルコン酸鉛、チタン酸鉛、チタン酸ジルコニウム酸バリウム鉛、ニオブ酸バリウム鉛、タンタル酸ストロンチウムビスマス、チタン酸ビスマス、チタン酸ジルコニウム酸バリウムストロンチウムの何れかであることを特徴とする請求項14記載の半導体装置。

【請求項17】

当該反応防止層が酸化チタン、アルミナ、または、ビスマスシリケイトの何れ かであることを特徴とする請求項14記載の半導体装置。

【請求項18】

前記拡散防止膜は、Ti、Ta、TiN、 $A1_xTi_{1-x}N$ 、 WNの何れか、またはこれらを積層した膜であることを特徴とする請求項14記載の半導体装置

【請求項19】

請求項14乃至18何れかに記載の半導体装置を基本単位とするダイナミック ランダムアクセスメモリ。

【請求項20】

請求項14乃至18何れかに記載の半導体装置を基本単位とする不揮発性メモリ。

【請求項21】

トランジスタを有する基板上に、開口部を有する絶縁膜を形成する工程と、 前記開口部に導電膜を充填する工程と、

前記絶縁膜上に反応防止として機能する反応防止膜を形成する工程と、

前記導電膜上に拡散防止膜を形成する工程と、

前記拡散防止膜上に第1の電極を形成する工程と、

前記反応防止膜を形成する工程の後、前記第1の電極上に鉛、バリウム、ビスマスの少なくとも一つの元素を含有する高強誘電体膜を形成する工程と、

前記高強誘電体膜上に、第2の電極を形成する工程とを有することを特徴とする半導体装置の製造方法。

【請求項22】

前記拡散防止膜は、前記反応防止膜を前記絶縁膜及び前記導電膜上にかけて形成し、前記導電膜上の前記反応防止膜を除去し、前記除去した領域に前記拡散防止膜を埋め込んで形成することを特徴とする請求項21記載の半導体装置の製造方法。

【請求項23】

トランジスタを有する基板上に、開口部を有する絶縁膜を形成する工程と、 前記開口部に導電膜を充填する工程と、

前記絶縁膜上に反応防止として機能する反応防止膜を形成する工程と、

前記反応防止膜を形成する工程の後、前記導電膜上に拡散防止膜を形成する工程と、 程と、

前記拡散防止膜上に第1の電極を形成する工程と、

前記第1の電極上に鉛、バリウム、ビスマスの少なくとも一つの元素を含有す

る高強誘電体膜を形成する工程と、

前記高強誘電体膜上に、第2の電極を形成する工程とを有することを特徴とする半導体装置の製造方法。

【請求項24】

前記拡散防止膜は、前記反応防止膜を前記絶縁膜及び前記導電膜上にかけて形成し、前記導電膜上の前記反応防止膜を除去し、前記除去した領域に前記拡散防止膜を埋め込んで形成することを特徴とする請求項22記載の半導体装置の製造方法。

【請求項25】

トランジスタを有する基板上に、開口部を有する絶縁膜を形成する工程と、

前記開口部に導電膜を充填する工程と、

前記絶縁膜上に酸化物からなる反応防止膜を形成する工程と、

前記導電膜上に拡散防止膜を形成する工程と、

前記拡散防止膜上に第1の電極を形成する工程と、

前記第1の電極上に鉛、バリウム、ビスマスの少なくとも一つの元素を含有する高強誘電体膜を形成する工程と、

前記高強誘電体膜上に、第2の電極を形成する工程とを有することを特徴とする 半導体装置の製造方法。

【請求項26】

前記拡散防止膜は、前記反応防止膜を前記絶縁膜及び前記導電膜上にかけて形成し、前記導電膜上の前記反応防止膜を除去し、前記除去した領域に前記拡散防止膜を埋め込んで形成することを特徴とする請求項25記載の半導体装置の製造方法。

【請求項27】

前記反応防止膜を形成する工程は、金属膜を形成する工程と、前記金属を酸化する工程であることを特徴とする請求項25記載の半導体装置の製造方法。

【請求項28】

前記反応防止膜を形成する工程は、酸素含有雰囲気での反応性スパッタリング 法、CVD法、ゾルゲル塗布法の何れかで形成する工程であることを特徴とする 請求項25記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、高強誘電体薄膜を用いた素子、特に、大規模集積回路(LSI)に 好適な、分極反転型不揮発性メモリ、またはダイナミックランダムアクセスメモ リの半導体装置及びその製造方法に関する。

[0002]

【従来の技術】

高強誘電体物質には、数百から数千と極めて大きな比誘電率を持つものがある。従って、それらの高強誘電体の薄膜をキャパシタ絶縁膜に用いれば、大規模集積回路(LSI)に好適な小面積かつ、大容量のキャパシタが得られる。また、高強誘電体物質は自発分極をもち、外部電場によりその方向を反転させることができるので、この特性を用いて、不揮発性メモリが得られる。

[0003]

従来の高強誘電体を用いたメモリは、例えば、特開平5-90606号に記載されている。図22に示すように、層間絶縁膜224の上に順次下部Pt電極225、高強誘電体薄膜226、上部Pt電極227、Ti電極228を形成し、高強誘電体キャパシタを形成していた。なお、図中、221は素子分離膜、222はワード線、223は不純物拡散層、229はアルミニウム配線層を示す。しかし、この技術ではそれぞれの層を独立のマスクで加工する為、寸法精度、合わせ精度の問題がある。そこで、特開平2-288368号に記載されているような構造が提案されている。即ち、図23に示す通り、上部電極層238、高強誘電体膜237、下部電極層236を一括でドライエッチングする方法である。しかし、一括加工によってリーク電流が大きくなってしまう。そこで、特開平3-256358号に記載されているように、図24に示す通り、下部電極のみを加工し、高強誘電体膜、上部電極はセル毎には加工しないでメモリマットの外側などで大きなパターンとして加工し、合わせ余裕の不要な構造とする高集積メモリを実現する方法がある。

[0004]

一方、図25は特開平7-14993号に記載されている別の従来のメモリセル構造である。この構造も下部電極のみを微細に加工し、高強誘電体膜、上部電極はセル毎には加工しない構造であるが、層間絶縁膜とキャパシタ絶縁膜の間に密着層251が介在している点に特徴がある。密着層としては ${\rm TiO}_2$ 、 ${\rm ZrO}_2$ 、 ${\rm Ta}_2{\rm O}_5$ 、 ${\rm Si}_3{\rm N}_4$ などが効果があると記載されている。

[0005]

また、別の従来のメモリセル構造として、特開平7-169854号に記載されているように、図26に示したとおり下部電極と拡散防止層を反応防止膜のなかに埋め込んでしまう構造が提案されている。この構造は、以下のようなプロセスによって得られる。まず、層間絶縁膜248、多結晶シリコン膜246を形成した後、チタン261を形成し、続いて拡散防止膜249、下部電極251を形成する。その後、高強誘電体膜252を形成する。この高強誘電体膜252堆積時に、Ti膜を酸化させ反応防止層のTiO2261を形成する。

[0006]

【発明が解決しようとする課題】

前記特開平3-256358号開示の方法において、キャパシタ絶縁膜にチタン酸ジルコン酸鉛(PZT)を用いた場合、発明者等の検討によれば、PZTと層間絶縁膜である酸化シリコン膜が直接接する部分で両者の反応が起きてしまうことがわかった。この反応は500℃程度の低温でも起こり、特に700℃以上の温度でPZTを形成すると、酸化シリコン層がPZTと完全に反応し、熔融状態を呈した。この現象は、PZTの主要構成元素である鉛に起因することが明らかになった。

[0007]

さらに、前記特開平 7-14993 号に記載されている方法では、発明者等の検討によると、密着層としての Si_3N_4 は酸化シリコン膜と同様に PZTと反応を起こしてしまうが、 TiO_2 、 ZrO_2 、 Ta_2O_5 を密着層に用いれば、この密着層が PZTと酸化シリコン膜の反応防止層としての役割を果たすため、上記の PZTと酸化シリコン膜の反応の問題は解決できることがわかった。しかし、こ

の構造では、高強誘電体膜252の形成時、下部電極の下におかれた拡散防止層249の側面が露出しているため、成膜中に加熱酸化雰囲気を必要とするCVD法などでPZT膜を形成すると、拡散防止層249が酸化されて膜剥がれなどの問題を生じることが明らかとなった。sol-gel法、スパッタリング法、蒸着法などを用いた場合にも、結晶化の熱処理を行う際に拡散防止層249が酸化されて同様の問題を生じることがわかった。拡散防止層249にはTiN、(Ti、A1)NやWNなどの金属窒化物が広く用いられているが、金属窒化物が酸化されると窒素を放出するためそのうえに形成されている膜の剥がれが顕著になってしまうと考えられる。

[0008]

一方、特開平7-169854号記載の方法では、Tiが酸化される際に堆積 膨張が起こるため高強誘電体膜の剥離が生じてしまう。

[0009]

本発明の目的は、高強誘電体膜と絶縁膜との反応を防ぎ、かつ膜剥離を防いだ 、半導体装置及びその製造方法を達成することにある。

[0010]

【課題を解決するための手段】

上記目的は、高強誘電体膜と層間絶縁膜との間に反応防止膜を設け、拡散防止膜の側面と高強誘電体膜とが接触しておらず、下部電極の側壁と高強誘電体膜とが接した半導体装置とすることによって達成される。

[0011]

上記の構成とすることで、たとえば反応防止膜としてTiO₂を用いる場合には、膜厚が2nm以上あれば、PZT膜の結晶化に必要な700℃程度の急速熱処理時にも、シリコン系層間絶縁膜とキャパシタ絶縁膜に含まれる鉛との反応を防止するのに効果的である。また、拡散防止膜のみを反応防止膜の中に埋め込んでいるので、下部電極の側壁をキャパシタとして利用することも可能となり、DRAMに応用する場合には特に有効である。

[0012]

また、上記目的は、拡散防止膜を層間絶縁膜中にプラグとして埋め込み、キャ

パシタ絶縁膜と層間絶縁膜の間に反応防止膜を介在させることによって達成される。この構造でも、プラグ上に下部電極を形成することとなるため、下部電極の側面から上面にかけて高強誘電体膜が設けられることとなり、下部電極の側壁をキャパシタとして利用することも可能となり、DRAMに応用する場合には特に有効である。

[0013]

また、上記目的は、層間絶縁膜上に反応防止として機能する反応防止膜を形成 し、その後拡散防止膜、高強誘電体膜を形成することによって達成される。拡散 防止膜や高強誘電体膜を形成する前に、予め反応防止膜を酸化物として形成して おくので、反応防止膜自体を金属膜の酸化により形成しても堆積膨張による剥離 等の問題を引き起こさない。

[0014]

以上、キャパシタ絶縁膜としてPZTを用いた場合についてのべたが、同様の効果はPZT以外の鉛系高強誘電体やB i_4 T i_3 O $_{12}$ 、Sr $_2$ B i_2 Ta $_5$ O $_9$ などのBi系層状高強誘電体を用いた場合にも見られた。Bi系層状高強誘電体は一般にPiD系高強誘電体と比べて結晶化温度が高くなる分、層間絶縁膜との相互拡散も大きくなるため、反応防止膜がより必要とされる。

[0015]

また、従来、鉛やビスマスを含有しない誘電体、例えばチタン酸ストロンチウムバリウム(BST)では、下部電極の下地である酸化シリコン膜との反応は顕著でなく大きな問題とならない考えられていた。しかし、発明者らの検討によると、PbやBiと比べると拡散係数が小さいが、BaやSrも下地SiO2中へ拡散することがわかった。従って、BST系の膜を用いた場合でも、反応防止膜を設ける意義が大きいことがわかった。

[0016]

【発明の実施の形態】

(実施例1)

本発明の好適な1実施例を図1を用いて説明する。本発明によるコンデンサは 、公知な方法で形成されたトランジスタを含む素子層上に、公知な方法で形成さ れた拡散防止層43が反応防止層44の中に埋め込まれてある。この上に、下部 電極を形成し、所望の形状に加工した後、鉛を含有する高強誘電体薄膜71、上 部電極72を形成した。

[0017]

この構造においては、高強誘電体薄膜71と上部電極72は各メモリセルに対応したパターンに分離されてはおらず、複数のメモリセルに渡って連続して存在する。この2層は、記憶装置の動作上必要な最小限の加工(例えばメモリセル領域とそれ以外の領域を分離する部分)にとどめることができ、加工精度への要求が大幅緩和される。

[0018]

また、拡散防止層 5 1 は、反応防止層 4 3 の中に埋め込まれてあり、高強誘電 体薄膜 7 1 の結晶化熱処理時に酸化されることがない。

[0019]

図2から図6は、本発明を用いてメモリセルを製造する実施例である。まず、図2に示すように、スイッチ用トランジスタを従来のMOSFET形成工程により形成する。p型半導体基板21にn型不純物拡散層(リン)25、26を形成し、素子間分離酸化膜22、ゲート酸化膜23、ワード線24、絶縁膜27を形成する。続いて表面全体に公知のCVD法を用いて厚さ600nmのSiO₂28をCVD法により堆積させ、850℃でリフロー後300nmエッチバックすることでワード線による段差を緩和した。

[0020]

次に、ビット線が基板表面のn型拡散層と接触する部分25を公知のホトリソグラフィ法とドライエッチング法を用いて開口する(図3)。次に、ビット線31を形成する。ビット線の材料としては、金属のシリサイドと多結晶シリコンの積層膜を用いた。公知のホトリソグラフィ法とドライエッチング法を用いて加工し、ビット線を所望のパターンとする。 次に、BPSGなどのシリコン酸化膜系の絶縁膜32を堆積させ、平坦化する。この絶縁膜32は、基板表面を平坦化するのに十分な膜厚とする必要がある。本実施例では、絶縁膜32の膜厚を60nmとし、公知の化学機械研磨法により平坦化する方法を用いた。次に、層間

絶縁膜上に反応防止層 33 を形成した。反応防止層としては反応性スパッタリング法により TiO_2 膜を 50 n m堆積する方法と、Ti 膜を堆積した後、酸素雰囲気中、750 \mathbb{C} 、30 分の熱処理によりTi を酸化する方法を試み、ともに良好な結果が得られた。

[0021]

次に、図4のように公知のホトリソグラフィ法とドライエッチング法を用いて蓄積容量部が基板と接触するメモリ部コンタクト孔41を開口する。絶縁膜32上とコンタクト孔内側に多結晶シリコン42をCVD法により350nmデポした。次に、ドライエッチング法により多結晶シリコン42を膜厚分エッチバックして、コンタクト孔を埋めた。さらに、膜厚50nm相当のオーバーエッチングを追加して、多結晶シリコンの表面が穴の中に落ち込んでいる構造とする。次に拡散防止層51としてスパッタリング法を用いて厚さ100nmのTiNを形成し、CMP法により平坦化してコンタクト孔にTiNを埋め込む。これにより、図5の埋め込み拡散防止層が形成される。

[0022]

次にスパッタリング法により下地電極61として厚さ100nmのPt膜61を被着し(図6)、引き続き、Pt加工用マスクとして厚さ100nmのタングステン62を被着した。ホトレジスト63をマスクにSF₆を用いたドライエッチング法によりタングステン63にパターンを転写する。ホトレジスト63を除去した後、タングステン62をマスクに用いたスパッタエッチング法により下部電極61をパターンニングする。

[0023]

[0024]

(実施例2)

図8は、本発明をDRAMに用いた場合の実施例を示すものである。本実施例ではキャパシタ下部電極を厚くし、その側壁を利用する事でキャパシタの静電容量を大きくしている。

[0025]

図9から図11を用いて、本発明を用いてメモリセルを製造する方法を説明する。図5に示したように埋め込み拡散防止層を形成するまでの製造工程は実施例1と同じである。

[0026]

図9のようにスパッタリング法により下地電極91を形成する。本実施例では、下地電極としては厚さ400nmのRu膜を用いた。SiO₂をマスクに用いたドライエッチング法により下部電極91を加工し、 SiO₂マスクを除去して図10に示したような構造を得る。

[0027]

次に、図11に示したようにMOCVD法を用いてBST膜111を30nm 堆積した。後は上部電極を形成し、配線を施して図8のメモリセルを完成させる

[0028]

(実施例3)

次に、キャパシタの下部電極に対して反応防止層を自己整合的に形成することにより、下部電極とコンタクトプラグの合わせ余裕が不要となり高集積化に適した微細なメモリセルが実現できる、本発明の実施例について図15から図21を用いて説明する。

[0029]

まず、図15に示すように、p型半導体基板21上に素子間分離絶縁膜22、ゲート酸化膜23を形成する。厚さ60nmの多結晶シリコン、厚さ60nmのタングステンシリサイドからなるビット線24、厚さ200nmSi $_3$ N $_4$ 層 $_15$ 1を順次堆積し、公知のホトリソグラフィ法とドライエッチング法を用いて加工

し、ゲート電極となるワード線所望のパターンとする。ワード線をマスクにイオン打ち込みにより n型不純物拡散層(リン) 25、 26 を形成する。厚さ 80 n m o S i $_3$ N $_4$ \overline{P} e C V D 法により被着し、異方性ドライエッチング法により加工して、ワード線側壁の絶縁膜層 15 2 を形成する。

[0030]

次に、図16のように厚さ300nmの SiO_2 161を公知のCVD法を用いて堆積させた後、CMP法により平坦化する。次に、厚さ40nmの Si_3 N_4 162を公知のCVD法を用いて堆積させる。

[0031]

公知のホトリソグラフィ法とドライエッチング法を用いてビット線が基板表面のn型拡散層と接触する部分25および、蓄積電極が基板表面のn型拡散層と接触する部分26と周辺回路へのコンタクト孔を開孔する(図17)。CVD法により厚さ100nmのTiNを堆積し、CMP法によりコンタクト孔にTiN181を埋め込む。次に、図18に示したように第一の配線層を形成する。材料としては、W/TiN/Tiの積層膜182を用いた。スパッタリング法によりW/TiN/Tiの積層膜を堆積し、この上に、厚さ50nmのSiO2183を堆積させた後、公知のホトリソグラフィ法とドライエッチング法を用いて加工し、第一の配線層を所望のパターンとする。第一の配線層はビット線および周辺回路の配線に用いられる。膜厚50nmのSiO2をCVD法により堆積し、ドライエッチング法によりエッチバックして、第一の配線層の側壁部にSiO2のサイドウォールスペーサ184を形成し、第一の配線層を絶縁する。

[0032]

次に、BPSGなどのシリコン酸化膜系の絶縁膜191を堆積させ、平坦化する。本実施例では、絶縁膜191の膜厚を250nmとし、CMP法により平坦化した。公知のホトリソグラフィ法とドライエッチング法を用いて蓄積容量部と拡散層を接続するためのメモリ部コンタクト孔を開口する。同時に第一の配線層と第二の配線層をつなぐためのコンタクト孔も開孔する。CVD法により厚さ100nmのTiNを堆積し、CMP法によりコンタクト孔にTiN192を埋め込む。

[0033]

次に、図19に示すとおり、膜厚2nmのTi膜193と膜厚300nmのPt膜194を順次スパッタリング法により堆積し、引き続き、タングステン195を300nm堆積する。ホトレジストをマスクにSF6を用いたドライエッチング法によりタングステン206にパターンを転写する。ホトレジストを除去した後、タングステンをマスクに用いたスパッタエッチング法により下部電極194を加工するより図20に示した構造を得る。スパッタエッチング時にArに酸素を添加することでPtとTiの間の選択性を十分に高くすることが出来る。エッチング後に酸素雰囲気中で700℃、5秒の急速熱処理することによりPt膜194の下にあるTi膜193はPtと合金を作り消失する。そして下部電極の周辺に露出している層間絶縁膜191の上にのみ自己整合的に反応防止膜211が形成される。

[0034]

次に、図21に示すとおり、厚さ20nmのチタン酸ストロンチウムバリウム211、厚さ20nmの二酸化ルテニウム212を順次、MOCVD法により堆積した。ホトレジストをマスクにメモリマット外のプレート電極の不要な部分の二酸化ルテニウム、チタン酸ストロンチウムバリウムを除去した後、配線を行い、メモリセルを完成する。本実施例では下部電極材料としてPtを用いたが、RuやIrを用いてもよいことは言うまでもない。

[0035]

(実施例4)

図12にはメモリセルアレイ部とそれに隣接する周辺回路の各一部の要部断面が示されている。図13は本発明のメモリセルと周辺回路の各一部の平面図、図14は本発明のメモリセルと周辺回路の各一部を示す回路図である。図12は図13におけるX-X'断面図である。図12にはメモリセル選択用MISFET、 Q_t と図13、図14において Q_{shr} 、 Q_p 、 Q_n の符号を付した周辺回路のMISFETが示されている。 Q_{shr} はDRAMのメモリセル部と周辺回路部のセンスアンプとを分離するシェアードMISFETである。 Q_p はpチャンネルMISFET、 Q_n はn チャンネルMISFETであり、センスアンプ部は Q_p 、 Q_n

2個ずつからなるフリップフロップ回路になっている。

[0036]

図14に示した回路図を用いて、本発明のメモリをDRAMとして用いる場合 の読み出し動作を説明する。キャパシタのプレート電極PL1の電位は、常にV cc/2に固定される。一方、キャパシタの蓄積ノードSN1には、揮発情報V c c または O が保持される。ビット線対 B L 1 および B L 1 B の電位は、読み出 し又は書き換え動作直前まで、Vcc/2に保持される。ビット線対には、記憶 情報を検知、増幅するためのセンスアンプSAが接続されている。蓄積ノードS N1の蓄積電圧を検知するため、まず、プリチャージ制御線PCL1の電位をV ccからOに下げ、ビット線を電位Vcc/2のフローティング状態とする。同 時にシェアードMISFET Q_{shr}をオンにする。次に、ワード線WL1の電 位を、0からVchに上げる。ここで、VchはVccにくらべ少なくともトラ ンジスタのしきい電圧だけ高い電位である。この結果、蓄積ノードの電位がV c cであった場合には、ビット線BLlの電位がBLlBの電位すなわちVcc/ 2よりやや高くなり、一方、0であった場合には、BL1の電位はBL1Bにく らべやや低くなる。この電位差をセンスアンプSA1で検知、増幅することによ り、BL1の電位は蓄積ノードの電位に一致してVccまたは0となる。BL1 Bの電位はBL1と反対の電位になる。なお、センスアンプを動作させるには、 センスアンプァチャネルトランジスタ制御線CSP、センスアンプェチャネルト ランジスタ制御線CSNをそれぞれVccおよび0にすれば良い。以上の動作に より、選択されたワード線WL1につながるすべてのメモリセルの情報が、それ ぞれに接続されたビット線に読み出される。このうち一つのメモリセルの情報を 選択的にIO線を介して外部に読出すためには、センスアンプ選択線CSL1の 電位を0からVchにし、所望のビット線をIO線に接続すれば良い。読み出し 動作を終了するには、 CSL1の電位をVchから0に戻した後、ワード線W L1を0に戻せば、蓄積ノードSN1は情報が再書き込みされた状態でビット線 から電気的に切り離される。PCL1をVccに、 CSP 、 CSNをそれぞ れ0およびVccに戻せば、読み出し動作前の状態となり、動作が終了する。

[0037]

次に、本発明のメモリを高強誘電体不揮発性メモリとして用いる場合の読み出し、書き込み手順について特開平7-21784にもとづいて説明する。

[0038]

まず、読み出し動作であるが、これは上述のDRAMの場合と同じである。

[0039]

高強誘電体不揮発性メモリにおける情報の書き換えでは、蓄積ノードSN1の電位反転と共に、高強誘電体膜の分極反転を行う。書き換え動作において、信号線PCL1をVchから0に下げてからセンスアンプを動作させるまでは、読み出し動作と同様である。次に、IO線に準備した書き換え情報をメモリセルに書き込むため、信号線CLS1を0からVchに上げる。この結果、ビット線対BL1およびBL1Bの電位が反転する。ワード線WL1は活性化された状態にあるので、上記ビット線対電位反転にともなって、所望のメモリセルの蓄積ノード電位および高強誘電体膜の分極方向が反転する。このようにして、情報の書き換えをおこなった後、読み出し動作と同様な手順で書き換え動作を終了する。このような読み出し、書き込み手順よれば、揮発情報と不揮発情報とが常に一致して書き換えられるので、いつ電源をオフしても情報が消失しない。

[0040]

次に、高強誘電体不揮発性メモリにおける電源オン時の不揮発性情報から揮発性情報への変換動作を説明する。電源投入前には、すべての電位はOVにある。電源オンにともなって、プレートPL1はVcc/2に、センスアンプの信号線CSP、CSNはOおよびVccに初期化される。また、信号線PCLの電位は、OからVccに立ち上がり、その結果、ビット線対BL1、BL1Bの電位はVcc/2にプリチャージされる。この時、ワード線電位はOVを保持し蓄積ノードSN1をフローティング状態として、プレート昇圧時に高強誘電体膜の分極方向が破壊されないようにする。プレートPL1およびビット線対BL1、BL1Bの電位が確実にVcc/2の電位に安定化したら、ワード線WLを順次活性化し、蓄積ノードSN1をプレートPL1と同じVcc/2の電位として、分極情報の保持をより安定化する。以上の初期化動作に引き続き、不揮発性情報から揮

発性情報への変換動作に移行する。まず、ワード線がすべて0Vの状態で、PC L1の電位をOVにし、ビット線をフローティング状態にする。次に、ビット線 をOVにプリチャージし再びフローティング状態にする。その後、ワード線WL 1を活性化すれば、蓄積ノードSN1からビット線に電流が流れ、ビット線電位 が上昇する。その上昇量は高強誘電体膜の分極方向に依存する。すなわち、ビッ ト線電位上昇後もプレート電位の方が高いので、分極方向は1方向に揃う。上記 ワード線活性化により分極の反転を伴う場合の方が、反転を伴わない場合に比べ て、実効的な高強誘電体キャパシタ容量が大きく、その結果、ビット線電位上昇 量も大きい。この2つの分極状態に対応するビット線電位上昇量の中間値を相補 ビット線BL1Bに発生するダミーセルを設け、ビット線対BL1・BL1Bの 電位差をセンスアンプSA1により検知、増幅する。センスアンプの働きにより ビット線電位がVcc又は0に充電される結果、蓄積ノードSN1には揮発性情 報が書き込まれる。最後にワード線を非活性にした後、ビット線電位をVcc/ 2に戻して一連の動作を終了する。上記動作を各ワード線について順次行えば、 不揮発性情報から揮発性情報への変換動作が完了する。この手順によれば、情報 読み出し動作に伴う高強誘電体膜の分極の反転を、電源投入時だけにすることが できるので、高強誘電体膜の劣化を少なくできる。また、通常使用時に、分極反 転に要する時間に起因した読み出し速度の低下もない。しかも、電源をオフした 時点での情報を記憶しており、次に電源をオンしたときにそれらの情報を復活さ せることができる。

[0041]

以上の実施例では、高強誘電体材料として、鉛を含む誘電体を用いて説明したが、高強誘電体膜形成温度において酸化シリコンとの反応が起こる材料の場合には、本発明の適用が有効なことはいうまでもない。とりわけビスマスを含有する材料の場合、鉛同様に激しい反応が起きるために、特に有用である。すなわち、本発明の好ましい適用誘電体材料は、鉛、ビスマスから選ばれた元素を含有する酸化物高強誘電体材料である。上記例であげたPZTの他にこれに該当する材料としては、チタン酸鉛(PbTi〇 $_3$)、チタン酸ジルコニウム酸バリウム鉛((Ba、Pb)Nb $_2$ O $_6$)、タ

[0042]

反応防止層としては、上記実施例では二酸化チタン膜を用いたが、上記 B_1 、 B_2 として挙げた元素、即ち、Ta、Ti、Zr、Hf、Fe、Nb、Sn、U、A1、Mn、W、Yb、Sc、U. In、Sb、Co、Zn、Li 、Mo、Ni、Co から選ばれた元素の酸化物を主成分とする膜が有効である。特に、酸化チタン、アルミナ、または、ビスマスシリケイトが効果的である。

[0043]

電極材料は、上記実施例では白金を用いたが、Ru、Ir、Pd、Ni、Ptから選ばれた金属を主成分とする金属および合金、または、V、Cr、Fe、Ru、In、Sn、Re、Ir、Pb、Cu、Pdから選ばれた元素の酸化物を主成分とする酸化物でも実施可能である。

[0044]

また、拡散防止用導電層にTi、Ta、TiN、 $Al_xTi_{1-x}N$ 、WNの内から選択した一材料、または、複数材料を積層して用いてもよい。

[0045]

反応防止層形成プロセスとしては、実施例中では、スパッタ法と金属薄膜の熱酸化を示したが、酸素含有雰囲気での反応性スパッタリングの他、CVD法、ゾルゲル塗布法による薄膜も適用可能である。

[0046]

【発明の効果】

本発明により、鉛を含む誘電体をキャパシタ絶縁膜として用いても、層間絶縁 膜や拡散防止層と反応を抑制できるので、高集積の半導体記憶装置が実現できる

【図面の簡単な説明】

【図1】

本発明の実施例1の半導体装置の断面図である。

【図2】

本発明を用いたメモリセルの製造工程を示す第1の断面図である。

【図3】

本発明の実施例1の工程を示す第2の断面図である。

【図4】

本発明の実施例1の工程を示す第3の断面図である。

【図5】

本発明の実施例1の工程を示す第4の断面図である。

【図6】

本発明の実施例1の工程を示す第5の断面図である。

【図7】

本発明の実施例1の工程を示す第6の断面図である。

【図8】

本発明の実施例2の半導体装置の断面図である。

【図9】

本発明を用いた実施例2のメモリセルの製造工程を示す第1の断面図である。

【図10】

本発明の実施例2の工程を示す第2の断面図である。

【図11】

本発明の実施例2の工程を示す第3の断面図である。

【図12】

本発明のメモリセルアレイ部とそれに隣接する周辺回路の各一部の要部断面である。

【図13】

本発明のメモリセルと周辺回路の各一部の平面図である。

【図14】

本発明のメモリセルと周辺回路の各一部を示す回路図である。

【図15】

本発明を用いた実施例3のメモリセルの製造工程を示す第1の断面図である。

【図16】

本発明を用いた実施例3のメモリセルの製造工程を示す第2の断面図である。

【図17】

本発明を用いた実施例3のメモリセルの製造工程を示す第3の断面図である。

【図18】

本発明を用いた実施例3のメモリセルの製造工程を示す第4の断面図である。

【図19】

本発明を用いた実施例3のメモリセルの製造工程を示す第5の断面図である。

【図20】

本発明を用いた実施例3のメモリセルの製造工程を示す第6の断面図である。

【図21】

本発明の実施例3の半導体装置の断面図である。

【図22】

従来技術による半導体装置の断面図である。

【図23】

従来技術による半導体装置の断面図である。

【図24】

従来技術による半導体装置の断面図である。

【図25】

従来技術による半導体装置の断面図である。

【図26】

従来技術による半導体装置の断面図である。


【符号の説明】

1、3…配線層、2…層間絶縁膜、21…半導体基板、22…素子間分離酸化膜 、23…ゲート酸化膜、24…ワード線、25…不純物拡散層(ビット線が基板 表面のn型拡散層と接触する部分)、26…不純物拡散層(蓄積電極が基板表面 のn型拡散層と接触する部分)、27、28…層間絶縁膜、31…ビット線、3 2…層間絶縁膜、41……メモリ部コンタクト孔、42…多結晶シリコン、 4 3…反応防止層、51…拡散防止層、 61…下部電極、62…マスク用タング ステン、63…ホトレジスト、71…高強誘電体薄膜、72…上部電極、91… 下部電極 (Ru)、111…上部電極、151、152…Si₃N₄、161…層 間絶縁膜、 $162 \cdots Si_3N_4$ 、 $181 \cdots$ コンタクトプラグ (TiN)、182…第1の配線層、183…層間絶縁膜(SiO₂)、184…層間絶縁膜(Si O_2)、191…層間絶縁膜(BPSG)、192…コンタクトプラグ(TiN)、193…Ti膜、194…下部電極、195…マスク用タングステン、20 1…反応防止層、211…高強誘電体薄膜、212…上部電極、221…素子間 分離酸化膜、222…ワード線、223…不純物拡散層、224…層間絶縁膜、 225…下部電極、226…高強誘電体薄膜、227…上部電極、228…上部 Ti電極、229…アルミ配線層231…半導体基板、232…素子間分離酸化 膜、233…不純物拡散層、234…ワード線、235…層間絶縁膜、236… 下部電極、237…高強誘電体薄膜、238…上部電極、239…ホトレジスト 241…半導体基板、242…素子間分離酸化膜、243…ゲート絶縁膜、24 4…ワード線、245…ビット線、246…多結晶シリコンプラグ、247、2 48…層間絶縁膜、249…拡散防止層、251……下部電極、252…高強誘 電体薄膜、253…上部電極、254…密着層、261…反応防止層。

【書類名】 図面

【図1】


図1



- 1、3…配線層、2…層間絶縁膜
- 21…半導体基板、22…索子問分離酸化膜、23…ゲート酸化膜、
- 24…ワード線,
- 25…不純物拡散層(ピット線が基板表面のn型拡散層と接触する部分),
- 26…不純物拡散層(蓄積電極が基板表面のn型拡散層と接触する部分),
- 27, 28…層間絶縁膜、31…ピット線、32…層間絶縁膜、
- 41…メモリ部コンタクト孔, 42…多結晶シリコン,
- 4 3 …反応防止層, 5 1 …拡散防止用導電層
- 61…下部電極,71…強誘電体薄膜,72…上部電極


【図2】

図2




- 21…半導体基板, 22…案子間分離酸化膜, 23…ゲート酸化膜,
- 24…ワード線、25…不純物拡散層(ビット線が基板表面のn型拡散層と接触する部分),
- 26…不純物拡散層(蓄積電極が基板表面のπ型拡散層と接触する部分),27,28…層間絶縁膜

【図3】




31…ピット線,32…層間絶縁膜,33…反応防止層

【図4】




41…メモリ部コンタクト孔、42…多結晶シリコン、43…反応防止層

【図5】




5 1 …拡飲防止用導電層

【図6】




6 1…下部電極,6 2…タングステン6 3…ホトレジスト

【図7】




71…高強誘電体膜,72…上部電極


【図8】








【図10】




【図11】




【図12】

図12




【図13】

図13




【図14】




【図15】

図15




【図16】

図16




【図17】

図17




【図18】

図18




【図19】

図19




【図20】

図20




【図21】

図21




【図22】

図22



- 221…案子間分離酸化膜,222…ワード線,223…不純物拡散層,
- 224…層間絶縁膜,225…下部Pt電極,226…強誘電体薄膜,
- 227…上部P t 電極,228…上部T i 電極,229…アルミ配線層

【図23】




231…シリコン基板,232…素子間分離酸化膜,233…不純物拡散層,234…ワード線,

235…層間絶縁膜, 236…下部Pt電極,

237…強誘電体薄膜,238…上部Pt電極,239…ホトレジスト

【図24】


図24



- 241…シリコン基板、242…素子間分離酸化膜、243…ゲート絶縁膜、
- 244…ワード線、245…ピット線、246…多結晶シリコンプラグ、
- 247, 248…層間絶縁膜, 249…拡散防止層,
- 251…下部Pt電極,252…強誘電体薄膜,253…上部Pt電極,

【図25】


図25



254…密着層

【図26】

図26



2 6 1 ···反応防止層 (TiO₂)

特平10-256287

【書類名】 要約書

【要約】

【課題】 層間絶縁膜と高強誘電体膜との反応を防ぎ、高集積化に好適な微細なメモリセル構造を提供する。

【解決手段】 高強誘電体膜71と層間絶縁膜32との間に反応防止膜43を介在させ、かつ、拡散防止膜51の側壁が高強誘電体膜71と直接接していない構造とする。

【効果】 層間絶縁膜32と高強誘電体膜71の反応を抑制し、かつ、高強誘電体膜71の剥離を防止することができる。

【選択図】 図1

特平10-256287

【書類名】 職権訂正データ

【訂正書類】 特許願

<認定情報・付加情報>

【特許出願人】

【識別番号】 000005108

【住所又は居所】 東京都千代田区神田駿河台四丁目6番地

【氏名又は名称】 株式会社日立製作所

【代理人】 申請人

【識別番号】 100068504

【住所又は居所】 東京都千代田区丸の内1-5-1 株式会社日立製

作所 知的所有権本部内

【氏名又は名称】 小川 勝男

出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所